Рекомендуем

Язык Verilog в проектировании встраиваемых систем на FPGAСоловьев В.В. Язык Verilog в проектировании встраиваемых систем на FPGA
ПЛИС Xilinx. Языки описания аппаратуры VHDL и Verilog, САПР, приемы проектированияТарасов И.Е. ПЛИС Xilinx. Языки описания аппаратуры VHDL и Verilog, САПР, приемы проектирования
Разработка цифровых устройств на основе ПЛИС Xilinx<sup>®</sup> с применением языка VHDLТарасов И.Е. Разработка цифровых устройств на основе ПЛИС Xilinx® с применением языка VHDL350 р.

Книга

Логическое проектирование цифровых систем на основе программируемых логических интегральных схем

2-е изд., стереотип.
Тиражирование книги начато 2008 году
376 стр.
Формат 60х90/16 (145x215 мм)
Исполнение: в мягкой обложке
ISBN 978-5-9912-0474-3
ББК 32.852.3
УДК 681.3
Аннотация

Книга посвящена проблемам логического проектирования отдельных цифровых устройств на основе программируемых логических интегральных схем (ПЛИС). Показано место логического проектирования в общем процессе разработки цифровой системы, отмечаются особенности логического проектирования на основе ПЛИС. Предложены методы синтеза комбинационных схем, конечных и микропрограммных автоматов, позволяющие эффективно использовать архитектурные особенности ПЛИС, а также учитывать системные требования. Представлены новые модели конечных автоматов, позволяющие значительно снизить стоимость реализации и повысить быстродействие последовательностных устройств, а также учитывать местоположение конечного автомата в цифровой системе. Рассмотрены также вопросы верификации результатов синтеза и выбора наиболее эффективного метода синтеза. Описан пакет ZUBR, в котором реализованы предложенные методы синтеза. Изложение материала сопровождается большим количеством практических примеров. Преимущество предлагаемых методов синтеза подтверждено результатами экспериментальных исследований.

Для специалистов – разработчиков цифровых систем, будет полезно в качестве учебного пособия для студентов и аспирантов.

Оглавление

Предисловие

Глава 1. Общие вопросы проектирования
1.1. Обобщенная структура цифровой системы
1.2. Основные этапы проектирования цифровых систем
1.2.1. Общие положения
1.2.2. Концептуальное проектирование
1.2.3. Структурное проектирование
1.2.4. Функциональное проектирование
1.2.5. Логическое проектирование
1.2.6. Конструкторское проектирование
1.3. Программируемые логические интегральные схемы
1.3.1. Классификация программируемых логических интегральных схем
1.3.2. «Классические» PAL
1.3.3. Универсальные PAL
1.3.4. Сложные PLD 21
1.4. Особенности проектирования цифровых систем на ПЛИС
1.5. Выводы
1.6. Вопросы и задания
Список литературы

Глава 2. Проектирование на ПЛИС комбинационных схем
2.1. Анализ традиционных и характеристика предлагаемых методов синтеза комбинационных схем
2.1.1. Двухуровневый синтез
2.1.2. Многоуровневый синтез
2.1.3. Методы синтеза комбинационных схем на ПЛИС
2.1.4. Характеристика предлагаемых методов синтеза
2.2. Синтез одноуровневых комбинационных схем (метод М1)
2.2.1. Синтез одноуровневых комбинационных схем на универсальных PAL
2.2.2. Синтез одноуровневых комбинационных схем на «классических» PAL
2.2.3. Синтез одноуровневых комбинационных схем на CPLD
2.3. Синтез одноуровневых комбинационных схем с использованием монтажного объединения выходов ПЛИС по ИЛИ (метод М2)
2.3.1. Синтез одноуровневых комбинационных схем с использованием монтажного объединения выходов ПЛИС по ИЛИ на универсальных PAL
2.3.2. Синтез одноуровневых комбинационных схем с использованием монтажного объединения выходов ПЛИС по ИЛИ на «классических» PAL
2.3.3. Синтез одноуровневых комбинационных схем с использованием монтажного объединения выходов ПЛИС по ИЛИ на CPLD
2.4. Синтез двухуровневых комбинационных схем (метод М3)
2.4.1. Синтез двухуровневых комбинационных схем на универсальных PAL
2.4.2. Синтез двухуровневых комбинационных схем на «классических» PAL
2.4.3. Синтез двухуровневых комбинационных схем на CPLD
2.4.4. Синтез на ПЛИС двухуровневых комбинационных схем с одинаковым временем формирования значений каждой функции (метод М4)
2.5. Синтез многоуровневых комбинационных схем с использованием внутренних цепей обратных связей ПЛИС (метод М5)
2.5.1. Синтез многоуровневых комбинационных схем с использованием внутренних цепей обратных связей ПЛИС на универсальных PAL
2.5.2. Синтез многоуровневых комбинационных схем с использованием внутренних цепей обратных связей ПЛИС на «классических» PAL
2.5.3. Синтез многоуровневых комбинационных схем с использованием внутренних цепей обратных связей ПЛИС на CPLD
2.6. Синтез многоуровневых комбинационных схем в случае нарушения ограничений на максимальный ранг конъюнкций (метод М6)
2.6.1. Синтез многоуровневых комбинационных схем в случае нарушения ограничений на максимальный ранг конъюнкций на универсальных PAL
2.6.2. Синтез многоуровневых комбинационных схем в случае нарушения ограничений на максимальный ранг конъюнкций на «классических» PAL
2.6.3. Синтез многоуровневых комбинационных схем в случае нарушения ограничений на максимальный ранг конъюнкций на CPLD
2.7. Верификация результатов синтеза комбинационных схем
2.8. Выбор метода синтеза комбинационных схем
2.9. Программная реализация и результаты экспериментальных исследований методов синтеза комбинационных схем на ПЛИС
2.9.1. Программная реализация рассмотренных методов синтеза комбинационных схем
2.9.2. Условия проведения экспериментальных исследований
2.9.3. Результаты экспериментальных исследований метода синтеза одноуровневых комбинационных схем с использованием монтажного объединения выходов ПЛИС по ИЛИ
2.9.4. Результаты экспериментальных исследований метода синтеза двухуровневых комбинационных схем
2.9.5. Результаты экспериментальных исследований метода синтеза многоуровневых комбинационных схем с использованием внутренних цепей обратных связей ПЛИС
2.10. Выводы
2.11. Вопросы и задания
Список литературы

Глава 3. Модели конечных автоматов при их реализации на ПЛИС
3.1. Общие положения
3.2. Классы конечных автоматов (основные структурные модели)
3.3. Совмещенные модели конечных автоматов
3.4. Модели конечных автоматов с буферизацией входных и/или выходных переменных
3.5. Сложность реализации моделей конечных автоматов
3.6. Временной анализ моделей конечных автоматов
3.6.1. Основные временные параметры ПЛИС
3.6.2. Начало функционирования автомата
3.6.3. Анализ временных диаграмм
3.6.4. Модели автоматов с защелками на входах
3.6.5. Использование моделей конечных автоматов в цифровых системах
3.6.6. Использование моделей конечных автоматов в последовательных цифровых системах
3.6.7. Использование моделей конечных автоматов в конвейерных цифровых системах
3.7. Выбор модели конечного автомата
3.8. Выводы
3.9. Вопросы и задания
Список литературы

Глава 4. Проектирование на ПЛИС конечных автоматов
4.1. Анализ традиционных и характеристика предлагаемых методов синтеза конечных автоматов
4.1.1. Общие положения
4.1.2. Классические методы синтеза конечных автоматов
4.1.3. Символьная минимизация (двухуровневый синтез)
4.1.4. Многоуровневый синтез
4.1.5. Другие методы синтеза конечных автоматов
4.1.6. Методы синтеза конечных автоматов на PLD
4.1.7. Характеристика предлагаемых методов синтеза конечных автоматов
4.2. Синтез быстрых конечных автоматов классов А и В (метод А1)
4.2.1. Метод синтеза быстрых конечных автоматов классов А и В на универсальных PAL
4.2.2. Метод синтеза быстрых конечных автоматов на «классических» PAL
4.2.3. Метод синтеза быстрых конечных автоматов на CPLD
4.2.4. Результаты экспериментальных исследований
4.3. Синтез сложных конечных автоматов классов А и В (метод А2)
4.3.1. Общие положения
4.3.2. Общий алгоритм синтеза
4.3.3. Расщепление внутренних состояний
4.3.4. Кодирование внутренних состояний
4.3.5. Оценка результатов кодирования внутренних состояний
4.3.6. Результаты экспериментальных исследований
4.4. Использование выходных макроячеек ПЛИС в качестве элементов памяти конечных автоматов (синтез автоматов классов C и D)
4.4.1. Общие положения метода синтеза конечных автоматов класса С (метод А3)
4.4.2. Синтез конечных автоматов класса С на универсальных PAL
4.4.3. Синтез конечных автоматов класса С на «классических» PAL
4.4.4. Синтез конечных автоматов класса С на CPLD
4.4.5. Синтез конечных автоматов класса D (метод А4)
4.4.6. Ортогонализация строк матрицы W для кодирования внутренних состояний конечных автоматов классов C и D
4.4.7. Результаты экспериментальных исследований
4.5. Использование входных буферов ПЛИС в качестве элементов памяти конечных автоматов (синтез автоматов классов E и F)
4.5.1. Общие положения методов синтеза конечных автоматов классов E и F
4.5.2. Синтез конечных автоматов класса Е (метод А5)
4.5.3. Синтез конечных автоматов класса F (метод А6)
4.5.4. Результаты экспериментальных исследований
4.6. Синтез совмещенных моделей конечных автоматов
4.6.1. Общие положения метода синтеза совмещенных моделей конечных автоматов
4.6.2. Синтез совмещенной модели конечных автоматов класса ADE (метод А7)
4.6.3. Синтез совмещенных моделей конечных автоматов классов AD и AE (методы А8 и А9)
4.6.4. Синтез совмещенной модели конечных автоматов класса BF (метод А10)
4.6.5. Результаты экспериментальных исследований
4.7. Верификация результатов синтеза конечных автоматов
4.7.1. Общие положения
4.7.2. Построение эталонной последовательности тестовых векторов
4.7.3. Проверка функционирования синтезированного конечного автомата
4.7.4. Результаты экспериментальных исследований
4.8. Выбор методов синтеза конечных автоматов
4.9. Выводы
4.10. Вопросы и задания
Список литературы

Глава 5. Проектирование на ПЛИС устройств логического управления
5.1. Общие положения
5.1.1. Принципы микропрограммного управления
5.1.2. Граф-схемы алгоритмов
5.1.3. Синтез микропрограммных автоматов по граф-схемам алгоритмов
5.1.4. Анализ методов синтеза микропрограммных автоматов на PLD
5.1.5. Характеристика предлагаемых методов синтеза
5.2. Синтез МПА классов A – F
5.2.1. Синтез псевдоэквивалентных МПА классов А и В путем специальной разметки ГСА
5.2.2. Синтез МПА Мура класса С
5.2.3. Синтез МПА классов D – F
5.3. Синтез одноуровневых схем МПА с распределенной памятью
5.3.1. Структура одноуровневой схемы МПА с распределенной памятью
5.3.2. Синтез одноуровневой схемы с распределенной памятью МПА Мили
5.3.3. Синтез одноуровневой схемы с распределенной памятью МПА Мура
5.4. Синтез иерархических схем МПА
5.4.1. Синтез иерархических схем последовательных МПА
5.4.2. Реализация ГСА с повторяющимися фрагментами (синтез двухуровневых схем МПА)
5.4.3. Синтез иерархических схем параллельных МПА
5.5. Синтез специальных структур УЛУ
5.5.1. Синтез апериодических УЛУ с различным временем выполнения микрокоманд
5.5.2. Синтез апериодических УЛУ с потенциальными сигналами (различным временем выполнения микропераций)
5.6. Выбор методов синтеза УЛУ
5.7. Верификация результатов синтеза МПА
5.8. Выводы
5.9. Вопросы и задания
Список литературы

Глава 6. Пакет ZUBR автоматизации логического проектирования цифровых систем на основе ПЛИС
6.1. Общие положения
6.2. Назначение
6.3. Структура
6.4. Входные и выходные данные
6.4.1. Формат описания комбинационных схем программы ESPRESSO
6.4.2. Формат описания конечных автоматов KISS2
6.4.3. Формат описания параметров ПЛИС
6.4.4. Выходные данные
6.5. Инициализация и запуск пакета ZUBR
6.6. Использование пакета ZUBR
6.6.1. Описание функционирования устройства в виде текстового файла
6.6.2. Указание файла с исходным описанием устройства
6.6.3. Задание параметров ПЛИС
6.6.4. Задание параметров синтеза
6.6.5. Выбор и выполнение метода синтеза
6.6.6. Анализ результатов синтеза
6.7. Выводы
6.8. Вопросы и задания
Список литературы

Заключение

Список сокращений

Предметный указатель