Intel P6. Архитектура, программирование, интерфейс

Оглавление

Предисловие 3

Введение 6
В1. Микропроцессоры Intel: от i4004 до Pentium 6
В2. Современные микропроцессоры Intel: от Pentium до Pentium III 10

Глава 1. Структура и функционирование процессоров Intel P6 15
1.1. Суперскалярная архитектура и организация конвейера команд 16
1.2. Режимы работы процессора и организация памяти 21
1.4. Внутренняя кэш-память 36
1.5. Форматы команд и способы адресации 45

Глава 2. Система команд: операции над целыми числами ..53
2.1. Команды пересылки 55
2.2. Команды арифметических операций 60
2.3. Команды логических операций и сдвигов 65
2.4. Команды битовых и байтовых операций 68
2.5. Команды операций со строками символов 69

Глава 3. Система команд: операции управления 72
3.1. Команды управления программой 74
3.2. Команды поддержки языков высокого уровня 80
3.3. Команды организации защиты памяти 82
3.4. Команды управления процессором 84
3.5. Префиксные байты 88

Глава 4. Система команд: операции над числами с плавающей точкой 90
4.1. Форматы представления чисел 92
4.2. Выполнение операций 96
4.3. Команды пересылки данных 100
4.4. Команды арифметических операций 103
4.5 Команды сравнения 106
4.6 Команды специальных операций 108
4.7. Команды управления FPU 110

Глава 5. Система команд: операции ММХ 114
5.1 Форматы представления данных и выполнение операций 115
5.2. Команды пересылки и преобразования данных 120
5.3 Команды арифметических операций 126
5.4 Команды логических операций и сдвигов 129
5.5 Команды сравнения и нахождения максимума/минимума. 130

Глава 6. Система команд: операции SSE 132
6.1 Форматы представления данных и выполнение операций 134
6.2 Команды пересылки и преобразования данных 137
6.3. Команды арифметических операций 141
6.4 Команды логических операций 143
6.5. Команды сравнения и нахождения максимума-минимума 144
6.6. Команды преобразования формата чисел 146
6.7 Команды управления 148
6.8. Команды пересылки данных с управлением кэшированием 149

Глава 7. Работа процессора в защищенном и реальном режимах 151
7.1 Сегментация памяти в защищенном режиме .- 151
7.2. Страничная организация памяти 160
7.3. Защита памяти 168
7.4. Многозадачность 175
7.4. Реализация режима виртуального 8086 (V86) 182
7.5. Функционирование процессора в реальном режиме 185

Глава 8. Реализация прерываний и исключений.Обеспечение тестирования и отладки 187
8.1. Виды прерываний и исключений, реализация их обслуживания 187
8.2. Причины возникновения исключений 194
8.3. Реализация и обслуживание виртуальных прерываний 199
8.4. Реализация прерываний в мультипроцессорных системах 205
8.5. Средства обеспечения отладки 207
8.6. Реализация тестирования и контроля функционирования 212

Глава 9. Режим системного управления работой процессора.Инициализация, мониторинг производительности и обмен по системной шине 217
9.1. Режим системного управления (SMM) 217
9.2. Инициализация и реализация энергосберегающих режимов 224
9.3. Метки реального времени и мониторинг производительности 227
9.4. Состав и назначение сигналов на внешних выводах процессора 229
9.5. Реализация обмена по системной шине 233